时钟作为数字电路中最重要的信号，几乎每一个ASIC实现环节都需要针对时钟信号做很多特殊的处理，其主要原因在于时钟信...[作者空间]
clock gating应该是最常见也最容易实现的一种节省功耗的方式，有时还能节省面积提升频率。 我们一般会手动在...[作者空间]
一、日期时间类型主要有以下几类 #clock seconds :返回从1970-1-1零时到今天的秒数 #mill...[作者空间]
序 本文接上次芯片综合，讲述下综合之后的步骤LEC（Logic Equivalence Check）即逻辑一致性检...[作者空间]
数字电路门级仿真及SDF[https://so.csdn.net/so/search?q=SDF&spm=1001...[作者空间]
1.什么是SPEF SPEF是Standard Parasitic Extraction Format的缩写，用于...[作者空间]
spef（standard parasitic exchange format）是集成电路设计流程中EDA工具间传...[作者空间]
开始之前，我们首先来看一下什么是时钟门控（clock gating）技术，顾名思义就是利用逻辑门技术控制时钟的通断...[作者空间]
ERC全称为electrical rule checking，翻译为电气规则检查。检测的是GDS版图中是否存在电学...[作者空间]
《时钟树例外(exclude pin、stop pin、 non_stop pin、float pin)》 ~ 回...[作者空间]
1.clock gating（门控时钟）的结构 门控时钟技术是一种用来降低功耗的常用方法。之前推送过的文章 基于 ...[作者空间]
crosstalk的影响主要体现在victim(被害者)net上的transition变慢，进而引起setup/h...[作者空间]
我们经常会遇到这样的情况，block把timing修干净之后，交给做顶层的同事，结果会发现，仍然会有很多新的违例。...[作者空间]
定义：CPPR(CRPR)，Clock Path Pessimism Removal(Clock Reconver...[作者空间]
1、基本概念 静态时序分析中最基本的就是setup和hold时序分析，其检查的是触发器时钟端CK与数据输入端D之间...[作者空间]
Innovus ICC or IC Compiler DC...[作者空间]
一、 STA 时序分析分为动态时序分析（DTA, Dynamic Timing Analysis)和静态时序分析(...[作者空间]
